半导体集成电路用干膜
Products
半导体集成电路用干膜

厚度可控制在15-17um的流延膜,晶点数量严格满足半导体客户的生产标准。卓越的产品质量成功打破了国际市场的技术壁垒。

半导体集成电路用干膜
半导体集成电路用干膜